コンピュータ・アーキテクチュア
東京工芸大学 工学部 電子機械学科 3年 2018年度 後期
 
藤木 文彦


8086CPUアセンブリ言語概要


テキストは、1回分を数回の授業に分けて行う場合があります。

毎回最後に課題提出があります。授業時間の最後にメールで提出してください。

 CPU高速化技術(
月日 回数 内容
? 
 9.20(木)  コンピュータの基本構造・基礎知識確認
 9.26(水)  コンピュータの基本構造(第1回の後半と同じ。設問は違います。)
10.1  CPUの基本構造
10.15  最新CPUの仕組み。CPUが計算を行う仕組み(2週分)
10.22  最新CPUの仕組み。CPUが計算を行う仕組み(2週分)
11.5  CPUのパイプライン処理・2進数の原理と補数表現、加算 
11.12

 2進数

 11.19 8     上記2進数の続きをやりますので、上をクリック
11.26

 メモリとプログラムの配置、実行、保護

12.3 10  CPUの命令と実行
12.10 11  CPU命令・スタック・分岐予測・割り込み他
12.17 12  CPUの高速化技術(2)
12.25(火) 13  CPUの高速化技術(3)
 1.7 14  CPUの高速化 技術(4)
 1.21 15

 人工知能・ビッグデータ、量子コンピュータと  小テスト・最終課題

  参考ページ
 コンピュータの構造とマザーボード
 CPUの基本構造
 最新CPUの仕組み。CPUが計算を行う仕組み(2週分)
 同上
 2進数の原理と補数表現、加算 
 CPUの進化とプログラムの実行
 CPUでプログラムが実行される仕組み。アセンブリ言語(1)
 配布資料
 CPUでプログラムが実行される仕組み。アセンブリ言語(2)
 配布資料


以前のテキスト

第1講 テキスト

第2講 テキスト
第3講 テキスト
第4講 テキスト


第5講 テキスト

第6講 メモリ関連の図面